Denon AVR-2312 Service Manual

Also see for AVR-2312: Owner's manual Protocol guide Getting started

Contents

183MS0203-J-01 2006/02- 4 -23 DSDL4 I DAC4 DSD Lch Data Input Pin24 DSDR4 I DAC4 DSD Rch Data Input Pin25 DSDL1 I DAC1 DSD Lch Data Input Pin26 DSDR1 I DAC1 DSD Rch Data Input Pin27 DSDL2 I DAC2DSD Lch Data Input Pin28 DSDR2 I DAC2 DSD Rch Data Input Pin29 DSDL3 I DAC3 DSD Lch Data Input Pin30 DSDR3 I DAC3 DSD Rch Data Input Pin31 DIF0 I Audio Data Interface Format 0 Pin32 ROUT4- O DAC4 Rch Negative Analog Output Pin33 ROUT4+ O DAC4 Rch Positive Analog Output Pin34 VREFH I Positive Voltage Reference Input Pin35 AVDD - Analog Power Supply Pin, +4.75∼+5.25V36 AVSS - Analog Ground Pin37 LOUT4- O DAC4 Lch Negative Analog Output Pin38 LOUT4+ O DAC4 Lch Positive Analog Output Pin39 ROUT3- O DAC3 Rch Negative Analog Output Pin40 ROUT3+ O DAC3 Rch Positive Analog Output Pin41 LOUT3- O DAC3 Lch Negative Analog Output Pin42 LOUT3+ O DAC3 Lch Positive Analog Output Pin43 ROUT2- O DAC2 Rch Negative Analog Output Pin44 ROUT2+ O DAC2 Rch Positive Analog Output PinH27U1G8F2BTR-BC (HDMI : IC 391)ASAHI KASEI [AK4358]45 LOUT2- O DAC2 Lch Negative Analog Output Pin46 LOUT2+ O DAC2 Lch Positive Analog Output Pin47 ROUT1- O DAC1 Rch Negative Analog Output Pin48 ROUT1+ O DAC1 Rch Positive Analog Output PinNote: All input pins except pull-down pin should not be left floating.絶対最大定格(AVSS, DVSS=0V; Note 1)Parameter Symbol Min Max UnitsPower Supplies AnalogDigital|AVSS-DVSS| (Note 2)AVDDDVDD∆GND-0.3-0.3-6.06.00.3VVVInput Current (any pins except for supplies) IIN - ±10 mADigital Input Voltage VIND -0.3 DVDD+0.3 VAmbient Operating Temperature Ta -40 85 °CStorage Temperature Tstg -65 150 °CNote 1. 電圧はすべてグランドピンに対する値です。Note 2. AVSSとDVSSはアナロググランドに接続して下さい。注意: この値を超えた条件で使用した場合、デバイスを破壊することがあります。また通常の動作は保証されません。推奨動作条件(AVSS, DVSS=0V; Note 1)Parameter Symbol Min Typ Max UnitsPower Supplies(Note 3)AnalogDigitalAVDDDVDD4.754.755.05.05.255.25VVVoltage Reference VREF AVDD-0.5 - AVDD VNote 3. AVDDとDVDDの立ち上げシーケンスを考える必要はありません。注意: 本データシートに記載されている条件以外のご使用に関しては、当社では責任負いかねますので十分ご注意下さい。Rev 1.1 / Sep. 2009 51H27U1G8F2B Series1 Gbit (128 M x 8 bit) NAND FlashVCCVSSWPCLEALEREWECE IO0~IO7R/BNCNCNC NCNCNC NCNCCLEALE VssVssVssVccVccNCNCNCWPRECE WE RBNCNCNCNCNCNCNCNCNCNCNCNCNCI/O0I/O1I/O9I/O2I/O3I/O10I/O11 I/O4I/O15I/O12 I/O14I/O13I/O6I/O7I/O5NCNC NC NCNCPREI/O8NCNCNCNC NCABCDEFGHJKLM1 2 3 4 5 6 7 8 9 10uhukGmGGGGminhGGGGGO_PFigure 2 : 48-TSOP1 / 63-FBGA Contact, x8 DeviceIO7 - IO0 Data Input / OutputsCLE Command latch enableALE Address latch enableCE Chip EnableRE Read EnableWE Write EnableWP Write ProtectR/B Ready / BusyVcc Power SupplyVss GroundNC No ConnectionFigure 1 : Logic Diagram Table 1 : Signal Names1&1&1&1&1&1&5%5(&(1&1&9FF9VV1&1&&/($/(:(:31&1&1&1&1&1&1&1&1&,2,2,2,21&1&1&9FF9VV1&1&1&,2,2,2,21&1&1&1& 1$1')ODVK7623[