Chapter 16AppendixInstruction Set XVI - 21RETRETFSP + imm8(zero_ext) → SP,mem32(SP-4)→ reg1,mem32(SP-8)→ reg2,mem32(SP-12)→ D0,mem32(SP-16)→ D1,mem32(SP-20)→ A0,mem32(SP-24)→ A1,mem32(SP-28)→ MDR,mem32(SP-32)→ LIR,mem32(SP-36)→ LAR,mem32(SP) → PCSP + imm8(zero_ext) → SP,mem32(SP-4)→ reg1,mem32(SP-8)→ reg2,mem32(SP-12)→ reg3,mem32(SP-16)→ D0,mem32(SP-20)→ D1,mem32(SP-24)→ A0,mem32(SP-28)→ A1,mem32(SP-32)→ MDR,mem32(SP-36)→ LIR,mem32(SP-40)→ LAR,mem32(SP) → PCSP + imm8(zero_ext) → SP,mem32(SP-4)→ D2,mem32(SP-8)→ D3,mem32(SP-12)→ A2,mem32(SP-16)→ A3,mem32(SP-20)→ D0,mem32(SP-24)→ D1,mem32(SP-28)→ A0,mem32(SP-32)→ A1,mem32(SP-36)→ MDR,mem32(SP-40)→ LIR,mem32(SP-44)→ LAR,mem32(SP) → PCSP + imm8(zero_ext) → SP,MDR → PC,SP + imm8(zero_ext) → SP,MDR → PC,mem32(SP-4)→ regSP + imm8(zero_ext) → SP,MDR → PC,mem32(SP-4)→ reg1,mem32(SP-8)→ reg2,SP + imm8(zero_ext) → SP,MDR → PC,mem32(SP-4)→ reg1,mem32(SP-8)→ reg2,mem32(SP-12)→ reg3SP + imm8(zero_ext) → SP,MDR → PC,mem32(SP-4)→ D2,mem32(SP-8)→ D3,mem32(SP-12)→ A2,mem32(SP-16)→ A3,SP + imm8(zero_ext) → SP,MDR → PC,mem32(SP-4)→ D0,mem32(SP-8)→ D1,mem32(SP-12)→ A0,mem32(SP-16)→ A1,mem32(SP-20)→ MDR,mem32(SP-24)→ LIR,mem32(SP-28)→ LARSP + imm8(zero_ext) → SP,MDR → PC,mem32(SP-4)→ reg1,mem32(SP-8)→ D0,mem32(SP-12)→ D1,mem32(SP-16)→ → A0,mem32(SP-20)→ A1,mem32(SP-24)→ MDR,mem32(SP-28)→ LIR,mem32(SP-32)→ LAR,----------------------------------------33333333331011122234589S2S211101110121111111034....>....>56....>....>Group Mnemonic Operation Machine Code NotesFlag CodeSizeCycle For-matMN1030/MN103S SERIES INSTRUCTION SET7 8 9 10 11 12 13 14VF CF NF ZFRETRETFregisters specified with regs = 9registers specified with regs= 10registers specified with regs= 11register specified with regs = 0register specified with regs= 1registers specified with regs = 2registers specified with regs= 3registers specified with regs= 4registers specified with regs = 7registers specified with regs = 8
