MCF5253 Reference Manual, Rev. 1Freescale Semiconductor xvii20.3.4.1.10 Write Control Register (WCREG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2320.3.4.1.11 Read Debug Module Register (RDMREG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2420.3.4.1.12 Write Debug Module Register (WDMREG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2420.3.4.1.13 Unassigned Opcodes. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2520.3.4.2 BDM Accesses of the eMAC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2520.4 Real-Time Debug Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2620.4.1 Theory of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2720.4.1.1 Emulator Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2820.4.1.2 Debug Module Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2920.4.1.2.1 Reuse of Debug Module Hardware (Rev. A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2920.5 Debug Module Memory Map and Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-2920.5.1 Address Breakpoint Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3020.5.2 Address Attribute Trigger Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3120.5.3 Program Counter Breakpoint Register (PBR, PBMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3220.5.4 Data Breakpoint Registers (DBR, DBMR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3320.5.5 Trigger Definition Register (TDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3520.5.6 Configuration/Status Register (CSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3620.5.7 BDM Address Attribute Register (BAAR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3920.5.8 Concurrent BDM and Processor Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-3920.5.9 Freescale-Recommended BDM Pinout . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20-40Chapter 21IEEE 1149.1 Test Access Port (JTAG)21.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-121.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-121.3 JTAG Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-221.3.1 Test Clock (TCK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-321.3.2 Test Reset/Development Serial Clock (TRST/DSCLK) . . . . . . . . . . . . . . . . . . . . . . . . . . 21-321.3.3 Test Mode Select/ Breakpoint (TMS/BKPT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-321.3.4 Test Data Input/Development Serial Input (TDI/DSI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-421.3.5 Test Data Output/Development Serial Output (TDO/DSO). . . . . . . . . . . . . . . . . . . . . . . . 21-421.4 TAP Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-421.5 JTAG Register Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-621.5.1 JTAG Instruction Shift Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-621.5.1.1 EXTEST Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-621.5.1.2 IDCODE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-621.5.1.3 SAMPLE/PRELOAD Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-721.5.1.4 CLAMP Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-721.5.1.5 HIGHZ Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-721.5.1.6 BYPASS Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-821.5.2 ID Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-821.5.3 JTAG Boundary Scan Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-921.5.4 JTAG Bypass Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-921.6 Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21-9
